EMI発生の理解： フライバック変形器
放射性EMIの主な発生源としてのdv/dtおよびdi/dt過渡現象
フライバックトランスのスイッチングサイクル中に発生する急峻な電圧変化（dv/dt）および電流スパイク（di/dt）は、強力な電磁界を生成し、放射型EMIの主要な発生源となります。スイッチング速度が速くなると、高周波高調波が増幅され、EMIが問題のあるRF帯域にまで及ぶようになります。高dv/dtスイッチングノードのループ面積を物理的に最小限に抑えること、および適切に調整されたサプレッサ回路を導入することは、これらのEMIを引き起こす寄生振動を抑制する上で最も効果的な手法の2つです。
寄生結合経路：巻線間静電容量および漏れインダクタンスの影響
巻線間の静電容量は、一次巻線と二次巻線間における共模ノイズの意図しない導通経路を形成します。一方、漏れインダクタンスは、スイッチオフ時にエネルギーを蓄積し、電圧のオーバーシュートおよび共振リングを引き起こします。これらが組み合わさることで、伝導性および放射性の両方の経路を通じてEMIを伝播させる結合共振回路が生じます。巻線の交互配置（インターリーブ）やファラデーシールドの統合など、トランスフォーマーの幾何学的構造を最適化することで、電力伝送効率を損なうことなく、これらの寄生的結合を遮断できます。
EMI抑制のためのフライバックトランスフォーマー設計戦略
共模ノイズに対するシールド付き巻線およびキャンセレーション技術
一次巻線と二次巻線の間に埋め込まれた静電シールドは、変位電流を感度の高い回路ノードから逸らすことで、主な放射性EMI経路である静電結合を大幅に低減します。トランスフォーマー結合シミュレーションは、以下に掲載されています IEEE Transactions on Power Electronics （2024年）の研究では、シールド構造を採用した場合に、共模（CM）ノイズが10 dB以上低減されることを示している。さらに、巻線の位相を逆にする、あるいは巻数比をバランスさせるといったキャンセレーション技術と組み合わせることで、これらのシールドは、共模放射を増幅させる共振ループを遮断する。例えば、逆巻きされた補助巻線を用いることで、主トランスフォーマー内の容量性電流を打ち消すことができ、30 MHzにおいて15 dBの減衰を実現できる。
静電容量–漏れインダクタンスのトレードオフを低減するための最適化された巻線順序および層形状
戦略的な巻線配置により、巻線間静電容量と漏れインダクタンスという本来相反する2つの特性の間で生じる内在的な緊張関係を緩和できます。「サンドイッチ型二次側設計（P-S-S-P構成）」を採用すると、従来の層積み方式と比較して一次側–二次側間の静電容量を40％低減できることが、以下の論文で示されています。 『パワー・エレクトロニクス誌』 (2023年)。段階的に層幅を変化させ、高インピーダンスノードではより狭くすることで、漏れインダクタンスを25％低減しつつ、低い静電容量を維持する。丸線を交互に重ねた箔巻きに置き換えることで、さらに電界放出面積を縮小し、50～100 MHz帯域において近接場EMIを8～12 dB低減する。また、分数ターンの幾何学的構成により、巻線端部における高dv/dtホットスポットを完全に解消する。
回路レベルのフィルタリングとインピーダンス管理
放射EMI制御用X／Yコンデンサ、共模チョークコイル、およびサプレッサ
フライバックトランスフォーマ回路における実効放射EMI制御は、協調的なインピーダンスマネジメントとフィルタリングに依存します。Xコンデンサは、ライン導体間の差動モードノイズをシャントします。Yコンデンサは、ライン対グランド経路からの共通モード電流を分流します。共通モード（CM）チョークコイルは、磁気的に結合された巻線を用いてCM電流に対して高インピーダンスを導入し、適切なサイズ選定により1 MHzを超える周波数帯域で20–40 dBの減衰を達成します。RCまたはRCDサプレッサは、漏れインダクタンスによって生じる電圧スパイクを減衰させ、高周波リングを最大70％抑制します。効果を最大化するためには：
- X／Yコンデンサをノイズ源にできるだけ近い位置に配置する
- CMチョークコイルをトランスフォーマのインターフェース直後に配置する
- サプレッサの時定数をトランスフォーマのスイッチングダイナミクスに合わせて調整する
この多層的戦略により、共振相互作用が最小限に抑えられ、CISPR 32クラスBの放射エミッション規制への確実な適合が支援されます。
フライバックトランスフォーマによるEMI低減のためのPCBレイアウトに関するベストプラクティス
高dv/dtループ面積およびグラウンドリターンパスの不連続性の最小化
フライバックトランスフォーマ回路における高dv/dt過渡現象は強い電磁界を発生させる——放射エミッション強度はループ面積に直接比例する。これを最小化するため、スイッチングトランジスタをトランスフォーマに隣接して配置し、高電流トレースを5 mm以下で配線して磁気結合経路を低減する。同様に重要なのは、連続的なグラウンドリターンパスの維持である：断片化されたグラウンドプレーンはインピーダンス不連続性を引き起こし、CISPR 32 Class B基準データによれば、共模ノイズを最大20 dBまで増大させる可能性がある。グラウンドトレース上では、波長λの1/10間隔でマルチビアによるステッチングを行い、電圧スパイクを抑制し、直角トレースの曲げを避け、また多層基板では隣接する電源層とグラウンド層をスタッキングすることで、単層構成と比較してループ面積を40–60%削減する。
よくあるご質問（FAQ）
フライバックトランスフォーマにおけるEMIの主な発生源は何ですか？
フライバックトランスフォーマーにおけるEMIの主な発生源は、スイッチングサイクル中のdv/dtおよびdi/dt過渡現象であり、これらは強力な電磁界を生成する。
巻線間容量はEMIの発生にどのように影響しますか？
巻線間容量は、ノイズが異なる巻線間を伝導するための経路を提供し、伝導性EMIおよび放射性EMIの両方に寄与する。
シールドはEMI抑制においてどのような役割を果たしますか？
トランスフォーマーの巻線内に埋め込まれたシールドは、放射性EMIの主要な経路である容量結合を低減し、ノイズを増幅する共振ループを遮断するのに役立つ。
PCBのレイアウトはフライバックトランスフォーマーにおけるEMIにどのように影響しますか？
効果的なPCBレイアウトは、高dv/dtループ面積を縮小し、ノイズの上昇を防ぐためにグランドパスを連続的に確保することで、放射性エミッションを最小限に抑える。